在线刊号(2320-9801)印刷刊号(2320-9798)
基于块使能技术的乘法累积(MAC)单元的FPGA实现
功耗是集成电路中最重要的设计目标之一,仅次于速度。数字信号处理(DSP)电路,其主要组成部分是正负叠加(MAC)单元。高速低功耗MAC单元适用于任何DSP处理器。这是因为速度和吞吐量一直是DSP系统所关注的问题。本文探讨了采用块使能技术设计低功耗MAC单元以降低功耗。整个MAC单元采用90纳米CMOS工艺技术实现。整个MAC单元在1.5V电源电压下工作在314.268MHz。结果分析表明,采用块使能技术可以降低功耗。
Tasmiya Shaikh, Manjunatha Beleri
阅读全文下载全文