雷竞技网页版研究和评论——国际期刊雷竞技苹果下载

国际先进研究期刊》的研究在电子、电子、仪表工程

菜单

ISSN在线(2278 - 8875)打印(2320 - 3765)

所有提交的电磁系统将被重定向到在线手稿提交系统。作者请直接提交文章在线手稿提交系统各自的杂志。

高速、低功率N / (N + 1)预定标器使用TSPC E-TSPC:一项调查

Nemitha B1和Pradeep Kumar B.P2
  1. PG学者,部门的ECE,河中的小岛,Tumkur,卡纳塔克邦,印度
  2. Tumkur ECE Asst.professor,部门,河中的小岛,卡纳塔克邦,印度
相关文章Pubmed,谷歌学者

访问更多的相关文章国际先进研究期刊》的研究在电子、电子、仪表工程

国际先进研究期刊》的研究在电子、电子、仪表工程

文摘

的一个重要功能块的频率合成器是高速双模量预定标器。预定标器决定了频率合成器是有多快。双模量预定标器设计的瓶颈在于它运行在最高频率和消耗更多的能量比其他任何的合成器电路块。减少能耗和延时高速低功耗应用程序是非常重要的。本文给出了一个关于不同的技术用于减少电力消耗,避免延迟预定标器。不同的方法对设计的N / (N + 1)预定标器使用真正的单相时钟(TSPC)触发器和扩展真实单相时钟(ETSPC)触发器和不同的逻辑门之间嵌入拖鞋来实现两个比率也减少开关电源和预定标器的短路功率进行了分析。

关键字
Dflip-flop (DFF),真正的单相时钟(TSPC),扩展真实单相时钟(E-TSPC)。

介绍
CMOS已经超大规模集成(VLSI)系统的主要技术设计。从一开始到现在,几个CMOS时钟提出了政策。的一个关键功能模块频率合成器是高速双模量预定标器。它运行在最高频率和消耗更多的能量比其他任何电路块的频率合成器。因此双模量预定标器的设计至关重要。双模量预定标器通常由一个divide-by-2/3预定标器单元后面跟着几个异步除以2单位。
一般除以N / N + 1计数器包括拖鞋和一些额外的逻辑使用逻辑门实现。各种基于触发器的设计提出了改进的操作速度dual-modulus预定标器。这些设计遭受大负载电容限制最大工作频率进而增加了能耗。因此,动态和时序线路技术或以逻辑门等,真正的单相时钟(TSPC)被用来减少电路复杂性,功耗和提高操作速度。
TSPC基于逻辑的设计,可以进一步增强使用扩展的真正的单相时钟(E-TSPC)逻辑。E-TSPC基于逻辑的设计更适合高速和低功耗的应用程序。计算逻辑和模式选择控制使用不同的技术来实现。这最终降低了功耗,因此操作频率也增加。
调查不同的现有预定标器的设计包括TSPC和E-TSPC设计为基础,而不是一个或门和两个也不是盖茨使用[1]这减少了转换节点。使用两个和盖茨和或门的地方[2]。单和门是用于常见开关[3]。传输门作为逻辑门[4]。所有这些技术都不同的方法以减少权力,延迟和面积预定标器电路。

相关研究
本文的能耗和操作频率真的单相时钟(TSPC)和扩展真的单相时钟频率(E-TSPC)预定标器。在此基础上研究一个新的低功耗和提高速度TSPC 2/3预定标器提出了硅验证。与现有TSPC架构提出2/3预定标器能够操作5 GHz,理想情况下,减少67%的能耗实现相比,在同样的技术在电源电压1.8 V极低功耗是通过从根本上减少晶体管的尺寸,减少切换阶段,挡住了电源的D拖鞋(DFF)除以2操作[1]。
摘要短路功率和开关电源E-TSPC-based分配器进行了计算和模拟。预定标器的低功耗divide-by-2/3单位使用CMOS技术提出和实施。与现有设计相比,减少了25%的能源消耗达到[2]。
本文基于E-TSPC逻辑divide-by-2/3预定标器适用于低电源电压(0.9 v)和低功率应用程序设计和实现中计算逻辑和模式选择控制实现使用一个晶体管。因此关键路径是减少进而增强其工作频率。相比传统的基于TSPC和E-TSPC 2/3预定标器设计在PDP高达46%,24%的运行速度和44%区域可以通过该设计。预定标器32/33,47/48预定标器和多模32/33/47/48预定标器融合了拟议中的2/3预定标器的设计和实现[3]。
本文真正的单相时钟(TSPC)基于比值逻辑D触发器和传输门(TGs)是在0.18μm CMOS工艺实现的。一个故障消除TSPC D-flip失败用于同步计数器。TGs用于关键路径和模式选择的控制逻辑。电源效率TSPC设计技术应用于3/4和15/16预定标器,及其性能进行了比较。模拟和测量结果表明高速、低功耗、低能效的PDP和多个部门比功能技术与0.5 - -3.125 ghz的频率范围。改进的速度、功率效率和灵活性将促进其广泛部署在多兆赫范围应用[4]。

方法

答:方法1
这个方法有两个新设计的TSPC 2/3预定标器提高.design-I TSPC 2/3预定标器和design-II超低功率TSPC 2/3预定标器[1]。
改进TSPC 2/3预定标器改善了速度和低功耗。这个设计包含两个DFlip——失败和两个也不是盖茨,而不是一个与门和或门的人字拖。这个设计是figure.1所示
图像
当MC逻辑低PMOS DFF1开启和供电,除以3操作执行。

b方法2
在此方法中,提出了基于E-TSPC预定标器在不同的技术来避免不必要的能耗。在这种方法中使用两个和盖茨而不是一个或门,一个和门以最小的能耗达到2/3预定标器。这是图3所示。当MC逻辑高控制NMOS当MC逻辑低控制管理办公室。当MC高DFF1阻塞所以DFF1中的节点阻塞。只有第一阶段已经短路路径和剩下的阶段没有切换活动或短路而DFF2执行除以2操作。功耗也减少了在除以3操作期间由于互补逻辑类型,也由于DFF1短路功耗更低。
图像

c方法3
这种技术包含两个拖鞋和单一和门共同之处。该部门控制逻辑是使用一个开关来实现的。当开关打开输入FF1断开,FF2单独执行除以2操作开关时关闭。FF1和FF2相连形成一个计数器与三个不同的国家,因此执行除以3操作。这是显示在装具。
图像
E-TSPC FF设计仍然完好无损没有任何逻辑嵌入,寄生电容的影响减轻,变频器来补充一个除以3的两个E-TSPC FF输出操作删除使用这些技术prescalar 32/33, 47/48预定标器和多模32/33/47/48预定标器的设计。

d方法四
在这种方法中3/4预定标器扩展了输出一个周期的每两个周期,3/4预定标器删除一个周期每4个周期的输出通过比较两个D-flipflops。提高速度和降低功耗。关键路径延迟主要是由于延迟模式选择所使用的逻辑门。这技术,如图5所示。在这种技术传输盖茨作为逻辑门和控制逻辑进行模式选择,有一个更高的速度通过消除或非门,介绍了关键路径延迟以及更低的能耗通过最小化的全速DFFs第一阶段。MUX使用两个输入路径选择器选择不同模式根据控制信号。
图像

结果
方法1的交换式电源降低42%和速度比传统电路提高了1.3倍数量减少的阶段以来短路功率也减少了。图6显示了功耗的设计和design-II。
图像
除以2的功耗模式比功率消耗两倍除以3的模式。design-II完全删除DFF1the最大的短路功率和开关电源的频率操作改进在design-II几乎相同的设计[1]。
图像
表1显示了不同预定标器的性能。传统预定标器相比,该设计和design-II [1]。不同的设计参数过程中,电源电压,最大频率和功率表。
方法2的基于E-TSPC提出技术有更低的能耗约10% divideby - 3操作和低能耗的40%除以2的操作,由于减少了开关在DFF1活动和短路。图7表明提出的能耗技术[2]。如果两个操作是相等的双模量预定标器的概率降低25%的能耗是获得一个输入为4.5 GHz。
图像
图像

结论
本文的概念不同的方法用于提高预定标器的性能已经进行了讨论。他们展示了新的各种方法减少预定标器电路的功耗使用TSPC和E-TSPC拖鞋。每个方法有更好的改善比常规设计。而不是使用一个或门和门等FFs他们使用不同的逻辑门之间也不是盖茨,和盖茨,盖茨和传输晶体管,实现高速运行耗电更少。E-TSPC逻辑[3],本文讨论了具有更好的性能和较小的能耗,减少数量的使用单一PMOS晶体管的FFs之间而不是使用逻辑门。

引用
  1. 杨Kiat生恩,Chirn Chye Lim,孟,做,农德孟安,克里希纳,Manthena Vamshi。“设计和分析的超低功耗真正的单相时钟的CMOS 2/3预定标器。“IEEE电路和系统:普通文件,57卷,没有。2010年1月1日。
  2. Yu,小彭,农德孟安,Lim魏孟,杨,吉,妈,建国。“扩展的设计和优化真的单相clock-based预定标器。“IEEE微波理论和技术,54卷,没有。2006年11月11日。
  3. 西班牙米乔治,教授。Riboy Cheriyan“权力和有效面积2/3预定标器的设计和分析使用E-TSPC逻辑”国际科学和工程研究杂志》上,卷4,8,2013年8月ISSN 2229 - 5518。
  4. 拉梅什。K, E。Velmurugan G。Sadiq岜沙。“设计的高性能低功耗Cmos真正的单相时钟双模量预定标器”。Int。工程研究和应用ISSN杂志:2248 - 9622,3卷,问题5,2013年9月- 10月。
  5. CHRISTER SVENSSON元JI-REN KARLSSON英格马,“一个真正的Single-Phase-Clock动态CMOS电路技术”IEEE杂志固态电路,SC-22卷,没有。5,OCTOBER1987。
  6. j·纳瓦罗苏亚雷斯,Jr .)和w·A . m . Van Noije“1.6 - ghz双模量预定标器使用扩展True-Single-Phase-Clock CMOS电路技术(E-TSPC)“IEEE杂志固态电路,34卷,没有。1999年1月1日。
  7. 费尔南多·p·h·德·米兰达,约翰纳瓦罗SJr。由,Wilhelmus A.M. Van Noije “A 4 GHz Dual Modulus Divider-by 32/33 Prescaler in 0.35pm CMOS Technology” July 10, 2010 from IEEE Xplore.
  8. Christer Svensson Jiren元,“新单个钟CMOS门闩和人字拖,提高速度和力量储蓄”IEEE固态电路,杂志卷。32号1997年1月1日。